产品简介

EssePD 是国微芯面向数字芯片后端物理实现流程打造的布局布线工具，覆盖 Floorplan、Placement、CTS、Routing、ECO 及签核前数据交付等关键 P&R 环节。工具采用统一逻辑/物理数据库和以布线为中心的 P&R 架构，支撑低功耗、层次化、大容量设计和自动化工程流程。

核心优势

• 统一逻辑/物理数据库贯穿实现流程，减少不同阶段之间的数据割裂；

• 以布线为中心的 P&R 架构，使布局、时钟树、布线和优化过程协同收敛；
  

  
  

• PowerFirst 技术将功耗、时序与供电可靠性纳入实现优化过程；

• 支持模块级 P&R 与层次化顶层集成，适配复杂 SoC 和大容量设计；

• 项目验证覆盖拥塞、DRC、Post-CTS 耗时、RC 拟合和时序相关性等关键指标。

产品功能

• 支持 Verilog、DEF、SDC、LEF、Liberty、GDS/OASIS 等主流后端数据格式导入导出；

• 支持 Floorplan 规划、电源网络构建、Placement、CTS、Routing、ECO 等完整 P&R 流程；
  

• 内建 STA 能力，支持 setup/hold、MCMM、OCV、crosstalk 等时序分析场景；
  

• 支持 Clock Mesh、H-tree、Multi-point CTS 及 Post-CTS 优化；
  

• 支持全局布线、详细布线、布线优化、DRC 检查与修复；
  

• 支持项目数据库保存/加载和 Tcl 自动化接口。
  

  
  

应用方案

• 用于数字芯片后端物理实现，完成从设计导入到版图数据交付的 P&R 流程；

• 用于复杂 SoC 层次化实现，支持模块实现、顶层集成和结果回灌；

• 用于低功耗设计实现，支撑电源域、多电压域、电源网络和 IR/EM 相关分析；

• 用于后段时序收敛，支撑 CTS、Post-CTS、Routing 和 ECO 阶段的迭代优化；

• 用于客户既有后端流程集成，通过标准格式和 Tcl 自动化接口接入工程环境。